Yuri

Yuri

May 20th, 9:55 a.m. 6 min read

Vì sao dev software ghét compile 30 giây… còn FPGA engineer sống chung với compile 1 tiếng

MayFest2026 FPGA

86 1 0

1

Yuri

May 4th, 10:00 a.m. 7 min read

FPGA đang quay lại trong cuộc đua AI – nhưng không phải theo cách bạn nghĩ

MayFest2026 FPGA

69 0 0

0

Yuri

May 7th, 2025 8:25 a.m. 5 min read

Bài 6: Tối ưu hóa thiết kế FPGA – Nghệ thuật pipeline, song song hóa và tiết kiệm tài nguyên

MayFest2025 Hardware

384 0 0

0

Yuri

May 7th, 2025 8:14 a.m. 2 min read

Bài 5: Thực chiến thiết kế FPGA – Bộ đếm, UART, và tái sử dụng IP

MayFest2025 Hardware

631 0 0

0

Yuri

May 6th, 2025 7:55 a.m. 3 min read

Bài 4: Các lỗi thường gặp trong thiết kế Verilog – và cách tránh chúng

MayFest2025 Hardware

253 0 0

0

Yuri

May 6th, 2025 2:55 a.m. 2 min read

Bài 3: Verilog cho người mới – Học bằng ví dụ, không chỉ lý thuyết

MayFest2025 Hardware

3.3K 1 0

1

Yuri

May 6th, 2025 2:08 a.m. 5 min read

Bài 2: Quy trình thiết kế phần cứng số chuyên nghiệp – Từng bước một trên FPGA

MayFest2025 Hardware

478 1 0

0

Yuri

May 5th, 2025 10:22 a.m. 4 min read

Bài 1: FPGA là gì? Vì sao nên học thiết kế phần cứng số ngay hôm nay?

MayFest2025 Hardware

2.0K 1 0

0

Yuri

May 3rd, 2024 9:44 a.m. 3 min read

Các kỹ thuật "resource sharing" trong verilog

MayFest2024 Hardware

197 0 0

2

Yuri

May 3rd, 2024 8:34 a.m. 9 min read

Theo trend vi mạch và các bước thiết kế chip

MayFest2024 Hardware

1.7K 0 0

0

Yuri

May 17th, 2023 10:37 a.m. 3 min read

Tư duy debug khi không "ping" được và chùm lệnh linux liên quan network

Mayfest2023

735 1 0

1

Yuri

May 17th, 2023 7:45 a.m. 7 min read

Tổng quan về FPGA và bài viết về phần cứng đầu tiên trên Viblo

Mayfest2023

6.1K 0 1

1

@yurivn

Vì sao dev software ghét compile 30 giây… còn FPGA engineer sống chung với compile 1 tiếng

FPGA đang quay lại trong cuộc đua AI – nhưng không phải theo cách bạn nghĩ

Bài 6: Tối ưu hóa thiết kế FPGA – Nghệ thuật pipeline, song song hóa và tiết kiệm tài nguyên

Bài 5: Thực chiến thiết kế FPGA – Bộ đếm, UART, và tái sử dụng IP

Bài 4: Các lỗi thường gặp trong thiết kế Verilog – và cách tránh chúng

Bài 3: Verilog cho người mới – Học bằng ví dụ, không chỉ lý thuyết

Bài 2: Quy trình thiết kế phần cứng số chuyên nghiệp – Từng bước một trên FPGA

Bài 1: FPGA là gì? Vì sao nên học thiết kế phần cứng số ngay hôm nay?

Các kỹ thuật "resource sharing" trong verilog

Theo trend vi mạch và các bước thiết kế chip

Tư duy debug khi không "ping" được và chùm lệnh linux liên quan network

Tổng quan về FPGA và bài viết về phần cứng đầu tiên trên Viblo

Badges

Organizations

Posts tendency