Yuri

Yuri

Thứ Tư, 9:55 SA 6 phút đọc

Vì sao dev software ghét compile 30 giây… còn FPGA engineer sống chung với compile 1 tiếng

MayFest2026 FPGA

29 1 0

1

Yuri

thg 5 4, 10:00 SA 7 phút đọc

FPGA đang quay lại trong cuộc đua AI – nhưng không phải theo cách bạn nghĩ

MayFest2026 FPGA

44 0 0

0

Yuri

thg 5 7, 2025 8:25 SA 5 phút đọc

Bài 6: Tối ưu hóa thiết kế FPGA – Nghệ thuật pipeline, song song hóa và tiết kiệm tài nguyên

MayFest2025 Hardware

313 0 0

0

Yuri

thg 5 7, 2025 8:14 SA 2 phút đọc

Bài 5: Thực chiến thiết kế FPGA – Bộ đếm, UART, và tái sử dụng IP

MayFest2025 Hardware

549 0 0

0

Yuri

thg 5 6, 2025 7:55 SA 3 phút đọc

Bài 4: Các lỗi thường gặp trong thiết kế Verilog – và cách tránh chúng

MayFest2025 Hardware

192 0 0

0

Yuri

thg 5 6, 2025 2:55 SA 2 phút đọc

Bài 3: Verilog cho người mới – Học bằng ví dụ, không chỉ lý thuyết

MayFest2025 Hardware

2.6K 1 0

1

Yuri

thg 5 6, 2025 2:08 SA 5 phút đọc

Bài 2: Quy trình thiết kế phần cứng số chuyên nghiệp – Từng bước một trên FPGA

MayFest2025 Hardware

393 1 0

0

Yuri

thg 5 5, 2025 10:22 SA 4 phút đọc

Bài 1: FPGA là gì? Vì sao nên học thiết kế phần cứng số ngay hôm nay?

MayFest2025 Hardware

1.3K 1 0

0

Yuri

thg 5 3, 2024 9:44 SA 3 phút đọc

Các kỹ thuật "resource sharing" trong verilog

MayFest2024 Hardware

184 0 0

2

Yuri

thg 5 3, 2024 8:34 SA 9 phút đọc

Theo trend vi mạch và các bước thiết kế chip

MayFest2024 Hardware

1.6K 0 0

0

Yuri

thg 5 17, 2023 10:37 SA 3 phút đọc

Tư duy debug khi không "ping" được và chùm lệnh linux liên quan network

Mayfest2023

717 1 0

1

Yuri

thg 5 17, 2023 7:45 SA 7 phút đọc

Tổng quan về FPGA và bài viết về phần cứng đầu tiên trên Viblo

Mayfest2023

5.9K 0 1

1

@yurivn

Vì sao dev software ghét compile 30 giây… còn FPGA engineer sống chung với compile 1 tiếng

FPGA đang quay lại trong cuộc đua AI – nhưng không phải theo cách bạn nghĩ

Bài 6: Tối ưu hóa thiết kế FPGA – Nghệ thuật pipeline, song song hóa và tiết kiệm tài nguyên

Bài 5: Thực chiến thiết kế FPGA – Bộ đếm, UART, và tái sử dụng IP

Bài 4: Các lỗi thường gặp trong thiết kế Verilog – và cách tránh chúng

Bài 3: Verilog cho người mới – Học bằng ví dụ, không chỉ lý thuyết

Bài 2: Quy trình thiết kế phần cứng số chuyên nghiệp – Từng bước một trên FPGA

Bài 1: FPGA là gì? Vì sao nên học thiết kế phần cứng số ngay hôm nay?

Các kỹ thuật "resource sharing" trong verilog

Theo trend vi mạch và các bước thiết kế chip

Tư duy debug khi không "ping" được và chùm lệnh linux liên quan network

Tổng quan về FPGA và bài viết về phần cứng đầu tiên trên Viblo

Danh hiệu

Tổ chức

Xu hướng bài viết