Hardware Tag - Viblo https://viblo.asia/rss Sun* Inc. https://viblo.asia/logo_full.svg https://viblo.asia/logo_full.svg Hardware Tag - Viblo https://viblo.asia/rss vi-vn 2026-08-15T05:17:47+07:00 <![CDATA[Giải mã hàm pack() trong PHP: Vũ khí tối thượng để giao tiếp với Hardware và hệ thống cấp thấp]]> https://viblo.asia/p/giai-ma-ham-pack-trong-php-vu-khi-toi-thuong-de-giao-tiep-voi-hardware-va-he-thong-cap-thap-vbLbjD5vLnk https://viblo.asia/p/giai-ma-ham-pack-trong-php-vu-khi-toi-thuong-de-giao-tiep-voi-hardware-va-he-thong-cap-thap-vbLbjD5vLnk Nguyễn Huy Hoàng 2026-07-26 09:55:47 <![CDATA[[Liệu bạn có biết] Bài 4: Các loại bộ nhớ trong máy tính]]> https://viblo.asia/p/lieu-ban-co-biet-bai-4-cac-loai-bo-nho-trong-may-tinh-wd43EeeqLX9 https://viblo.asia/p/lieu-ban-co-biet-bai-4-cac-loai-bo-nho-trong-may-tinh-wd43EeeqLX9 CisMine 2025-07-04 15:09:03 <![CDATA[Bài 6: Tối ưu hóa thiết kế FPGA – Nghệ thuật pipeline, song song hóa và tiết kiệm tài nguyên]]> https://viblo.asia/p/bai-6-toi-uu-hoa-thiet-ke-fpga-nghe-thuat-pipeline-song-song-hoa-va-tiet-kiem-tai-nguyen-Ny0VG2ODLPA https://viblo.asia/p/bai-6-toi-uu-hoa-thiet-ke-fpga-nghe-thuat-pipeline-song-song-hoa-va-tiet-kiem-tai-nguyen-Ny0VG2ODLPA Yuri 2025-05-07 15:25:49 <![CDATA[Bài 5: Thực chiến thiết kế FPGA – Bộ đếm, UART, và tái sử dụng IP]]> https://viblo.asia/p/bai-5-thuc-chien-thiet-ke-fpga-bo-dem-uart-va-tai-su-dung-ip-PAoJeOzpV1j https://viblo.asia/p/bai-5-thuc-chien-thiet-ke-fpga-bo-dem-uart-va-tai-su-dung-ip-PAoJeOzpV1j Yuri 2025-05-07 15:14:52 <![CDATA[Bài 4: Các lỗi thường gặp trong thiết kế Verilog – và cách tránh chúng]]> https://viblo.asia/p/bai-4-cac-loi-thuong-gap-trong-thiet-ke-verilog-va-cach-tranh-chung-qPoL7Kd1Lvk https://viblo.asia/p/bai-4-cac-loi-thuong-gap-trong-thiet-ke-verilog-va-cach-tranh-chung-qPoL7Kd1Lvk Yuri 2025-05-06 14:55:26 <![CDATA[Bài 3: Verilog cho người mới – Học bằng ví dụ, không chỉ lý thuyết]]> https://viblo.asia/p/bai-3-verilog-cho-nguoi-moi-hoc-bang-vi-du-khong-chi-ly-thuyet-EbNVQaOWVvR https://viblo.asia/p/bai-3-verilog-cho-nguoi-moi-hoc-bang-vi-du-khong-chi-ly-thuyet-EbNVQaOWVvR Yuri 2025-05-06 09:55:03 <![CDATA[Bài 2: Quy trình thiết kế phần cứng số chuyên nghiệp – Từng bước một trên FPGA]]> https://viblo.asia/p/bai-2-quy-trinh-thiet-ke-phan-cung-so-chuyen-nghiep-tung-buoc-mot-tren-fpga-PAoJeOKNV1j https://viblo.asia/p/bai-2-quy-trinh-thiet-ke-phan-cung-so-chuyen-nghiep-tung-buoc-mot-tren-fpga-PAoJeOKNV1j Yuri 2025-05-06 09:08:11 <![CDATA[Bài 1: FPGA là gì? Vì sao nên học thiết kế phần cứng số ngay hôm nay?]]> https://viblo.asia/p/bai-1-fpga-la-gi-vi-sao-nen-hoc-thiet-ke-phan-cung-so-ngay-hom-nay-zXRJ8NROVGq https://viblo.asia/p/bai-1-fpga-la-gi-vi-sao-nen-hoc-thiet-ke-phan-cung-so-ngay-hom-nay-zXRJ8NROVGq Yuri 2025-05-05 17:22:23 <![CDATA[Các kỹ thuật "resource sharing" trong verilog]]> https://viblo.asia/p/cac-ky-thuat-resource-sharing-trong-verilog-PAoJekNrV1j https://viblo.asia/p/cac-ky-thuat-resource-sharing-trong-verilog-PAoJekNrV1j Yuri 2024-05-03 16:44:05 <![CDATA[Theo trend vi mạch và các bước thiết kế chip]]> https://viblo.asia/p/theo-trend-vi-mach-va-cac-buoc-thiet-ke-chip-zXRJ8mPqLGq https://viblo.asia/p/theo-trend-vi-mach-va-cac-buoc-thiet-ke-chip-zXRJ8mPqLGq Yuri 2024-05-03 15:34:59 <![CDATA[Tản mạn về Functional Programming]]> https://viblo.asia/p/tan-man-ve-functional-programming-07LKXjgPlV4 https://viblo.asia/p/tan-man-ve-functional-programming-07LKXjgPlV4 Pham Quang Hung 2019-12-15 20:53:51 <![CDATA[Tìm hiểu về thư viện Sigar]]> https://viblo.asia/p/tim-hieu-ve-thu-vien-sigar-XL6lARoD5ek https://viblo.asia/p/tim-hieu-ve-thu-vien-sigar-XL6lARoD5ek

I. Mở đầu
Dạo trước, lúc mình vẫn còn làm nhiều application desktop (code bằng Java), mình có gặp p...]]> Nguyen The Linh B 2019-10-24 10:21:30 <![CDATA[Công nghệ chip bán dẫn trên smartphone]]> Development https://viblo.asia/p/cong-nghe-chip-ban-dan-tren-smartphone-63vKj6BNK2R https://viblo.asia/p/cong-nghe-chip-ban-dan-tren-smartphone-63vKj6BNK2R Nguyen Manh Quan 2017-08-21 15:17:59 <![CDATA[Giới thiệu về Racktables (phần 2)]]> https://viblo.asia/p/gioi-thieu-ve-racktables-phan-2-7eERELeVvgNj https://viblo.asia/p/gioi-thieu-ve-racktables-phan-2-7eERELeVvgNj Tran Van Cuong 2016-05-29 17:32:35 <![CDATA[Giới thiệu về Racktables]]> https://viblo.asia/p/gioi-thieu-ve-racktables-l0rvmx8DGyqA https://viblo.asia/p/gioi-thieu-ve-racktables-l0rvmx8DGyqA Tran Van Cuong 2016-04-25 14:15:55 <![CDATA[So sánh Wifi và mạng dây]]> https://viblo.asia/p/so-sanh-wifi-va-mang-day-OEqGj63bG9bL https://viblo.asia/p/so-sanh-wifi-va-mang-day-OEqGj63bG9bL Tran Van Cuong 2015-12-25 14:19:58 <![CDATA[RAID0 RAID1]]> https://viblo.asia/p/raid0-raid1-l5y8RrbARob3 https://viblo.asia/p/raid0-raid1-l5y8RrbARob3 Eｍ 2015-06-13 11:35:25